LUẬN ÁN CỦA TIẾN SĨ
Tên luận án: Tối ưu hoá và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau
Chuyên ngành: Kỹ thuật Viễn thông; Mã số: 62520208
Nghiên cứu sinh: HỒ VĂN PHI
Người hướng dẫn khoa học: 1. TS. HỒ KHÁNH LÂM; 2. TS. NGUYỄN VIẾT NGUYÊN
Cơ sở đào tạo: Trường Đại học Bách khoa Hà Nội
TÓM TẮT KẾT LUẬN MỚI CỦA LUẬN ÁN
1. Ứng dụng mô hình mạng xếp hàng đóng đa lớp có dạng tích các xác suất để phân tích, đánh giá hiệu năng của các tổ chức cache đa cấp với cache cấp cuối là cache chia sẻ thông minh trong kiến trúc CMP đa luồng. Từ đó, đánh giá được những ưu, nhược điểm của các tổ chức cache này.
2. Đề xuất giải pháp kiến trúc cụm lõi cho CMP đa luồng có 3 cấp cache với L3 cache riêng cho từng cụm. Kiến trúc này đã thu được những kết quả khả quan, giảm được thời gian trung bình truy nhập bộ nhớ, giảm nghẽn nút cổ chai tại cấp L3 cache, nâng cao hiệu năng xử lý của CMP đa luồng.
3. Đề xuất công thức xác định trễ truyền thông trung bình TO của mạng liên kết trên CMP đa luồng. Dựa vào công thức TO đã đề xuất để tính trễ truyền thông trung bìnH và mức tăng tốc (SP), từ đó đánh giá một số cấu hình OCIN và lựa chọn cấu hình OCIN phù hợp kiến trúc CMP đa luồng. Cấu hình mạng liên kết này có khả năng mở rộng cao, trễ truyền thông thấp và mức tăng tốc cao đáp ứng được sự gia tăng số lượng lõi trên chip.
